⑩ 日 本 国 特 許 庁 (J P)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭62-47214

@Int_Cl_*

識別記場

庁内整理番号

❸公開 昭和62年(1987)2月28

H 03 M 1/82

6832 - 5 J

審査請求 朱請求 発明の数 1 (全5頁)

デジタル・アテログ変換回路 の発明の名称。

> ②特 願 昭60-186982

腳 昭60(1985)8月26日 **®₩**

の発 明 者 佐藤 ま み 子 征 ②発: 明 看 町 \blacksquare 蹇 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都島川区北晶川6丁目7番35号 ソニー株式会社内

⑪出 順 ソニー株式会社 Á.

東京都品川区北島川6丁貝7番35号

弁理士 小 池 の代 選 外1名 晃

> 哪 鄉

ょ 発明の名称

デジタル・アナログ変数値路

2. 袴路誘家の範囲

入力デジタルデータに対する預算項として少な くとも微分質領距と2次微分應第顯とを有し、券 演算頭のデータを時分割で出力するとともに各族 舞順に対応する所定のパルス幅の信号を出力する デジタルフィルタ部と、

酸デジタルフィルタ部より膀分割で出力される。 上記各額舞頭のデータキアナログ化するデジタル ・アナログ変換器と、

数字ガオル・テチョが巡線器下りてそっか程序

号が供給される蘋牙画路とを備え、

上記デジタル・アテログ変換器から順後囚力 れるよ記名演算項のデータに対応するアナログ 母を上鈴欄分回路において歳分することにより 配各演簿項の和に対応するアテログ信号を得る うにしたことを特徴とするデジタル・アナログ 換回路。

3. 発明の詳測な説明

〔疑案上の利用分野〕

本発明は例えば自動制御系において適用可能 デジタルフィルタを用いて構成したテジタル・ テログしりノム)変換圏路に関する。

ក្រុះ ៩៩៩៩៩២

〔微米の投資〕

一般的に、自動制御系は第3回に示すように自 標値が入力される基準入力展集40、基準入力信 母とフィードバック信号との差を得る服務検出器 41、視差信号が入力される制御程業42、報制 御製業42の出力により制御される制御対象43、 該制御対象43の制御量を上配限差検出器41へ フィードバックするフィードバック要素44等よ り構成される。

このような自動制御来において、上語制御要案 42に、デジタルフィルタを思いることが考えられる。

デジタルフィルタはデジタルな加減器、乗算器、 単位瞬間 選延素子等を用いて、ハードウェアによ り実現することも、マイクロコンピュータ等を用 いてソフトウェアにより実現することもできるが、

- 8 -

器66にはA3の頃が入力される。また、上記積分回路62の出力は乗算器65によりで待され上 記加算器66にC/Sの頃が入力される。また、 上記乗算器64よりBの頃が上記加難飼路66に 入力される。納局、該加算回路86からは(AS+B+C/S)がD/A変換器67に供給され、アナログ借号が得られる。

このような雑蔵において精度を上げるためには 上記D/A変換器 6 7 の分解能を上げること、す なわちビット数を多くとることが要求される。

(発明が解決しようとする問題点)

上述したように、デジタルフィルタで精度を上げるためには高分解能のD/A変換器が必要にな

いずれもアナログフィルタに比較して、安定性精度、経年変化において優れている。また、ソー・ウェアにより実現した場合には、フィルクの概を決めるパラメークの変更が容易であり、種の特性のフィルタを簡単に実現できるという利がある。

上配制御要素 4 2 をこのようなデジタルフィタを用いて実現した場合には、第 8 図に示すまで、 デジタルフィルタ 5 0 の入力側に A / D 変 器 5 1 が、出力側に D / A 変換器 5 2 が各々必となる。

今、デジタルフィルタで英説すべき伝道関数うち、数分項をAS、集例項をB、積分項をCSとすると、この伝達関数(AS+B+C/S)を実する場合、例えば上記微分項、比例項、積分項独立に計算した後で加算する方法が考えられるすなわち、第の幽に示すように入力データをAD変換器60でデジタル化した後、機分回路6位が分回路6位、乗算器64に供給する。上記微回路61の出力は乗算器63によめA倍され加

-4-

であり、概単な構成でデジタルフィルタを用い 高檔度のD/A変換回路を実現し、デジタルフ ルタの適用を容易にすることを目的とする。

(問題点を解決するための手段)

上述の問題を解決するために本発明では、入 デジタルデータに対する数年項として少なくと 微分演算項と2次数分割等項とを有し、各演算 のデータを特分割で出力するとともに、各演算 に対応する所定のパルス幅の信号を出方するデ タルフィルタ部と、該デジタルフィルタ部より 分割で出力される上記各演算項のデータをアナ が化するD/A 疑義と、該D/A 変換器より ナログ信号が供給され、上記デジタルフィルタ トロルのサーバストロの

enuter --- ent look 「ハーノ A the May PP (シ でた 八 PR) AM IT チンツ

〔作 角〕

本部的に係るD/A変換回路では、入力デジタルデータに対して上記デジタルフィルタ部において後分演算と2次級分談算が行なわれ、各演算の結果のデータが時分割で上記D/A変換器に出力される。数D/A変換器により得られた各演算の結果のデータに対応するアナログ信号は上記デジタルフィルタ部より出力される所定のパルス幅の構りされ上端各強算項の和に対応したアナログ信号が出力される。

〔寒热例〕

以下、本発明をVTR(Video Tape Bacoder)のドラムサーボ系に適用した場合の一実施側について図面を参照して説明する。

第1回は本実施例の響成を示すプロック幽であり、最迷した自動制御系に対応させると制御対象はドラムモータ4であり、フィードバック要素は 後分数5であり、制御要案はA/D変換器2及び

- 7 -

する。まず、上記デジタルフィルタ部3aでは、 (AS³+BS+C)で装わされる伝鑑関数の各項 そ別々に計算して計算結果のデータを時分割で上 記Dノ4変換器3cに出力するとともに、各項の 出力に対応してムサのパルス磁を有する側値信号 (HノL)を上記スイッチ38に供給する。上記 DノA変換器3cょり出力されるアナログ信号は 上記ム工の期間、該スイッチ30を介して経費品、 コンデンサC、オペアンプ3cから成る上記積分 側路34に供給される。

O/A梁換配3である。該D/A変換部3は周 数数性条有する。

. 該Dノ名変換部3はデジタルフィルタ部3a. Dノ名変換器3g、スイッテ3b、積分回路3 等より構成され、上記デジタルフィルタ部3a. び積分回路3dにより足まる関数数符絵により・ シタル化された誤差信号の単に応じた上記ドラ・ モータ4の駆動低低。m を出力する。この結果。 銭ミラムモータ4はドラム位組を加上最基準位: effcf と一致した状態で四級する状態に変定化: れる。

次に、上記DノA変換部3について詳細に鋭り

-8-

記 デジタルフィルタ部38の伝達 関数(AS^{*}チリ 3÷C)と上部は/8との積となる。 すなわち

$$(AS^2+BS+C)\times \frac{K}{S}=(AS+B+\frac{C}{S})K$$

応設 D/A 変換 部 3 の 実報 する 伝道 関数であり、 くれによって 周波 数 特 係 が 是 支 る。

以上の動作を上記伝達機数のうち、C項、 B を項、 A Sⁱ項の順に処理した場合を無 2 図に従って 説明する。

まず、同図さに示すように瞬間△T: において」 能ご頃の演算がなされ、上記機分回路 3 すより(・K / S に対応する選出の信号が出力される。そ に同図りに示すように時能△T: において上記でも 頃の演算がなされ、上記様分回路 3 4 の出力はく りの・ロス・レンタに知る1 エザエエルター で、各項の演算が総単になり、また、上記D/A 変換器3ヵのビット数は例えば上記A/D変換器 2のビット数より少なくてもよく、仮分解能のD ノA変換器を用いても精度等を維持することが可能になる。

また上記伝達機数(ASTBS+C)のA、B, Cは定数であるから、上記網測信号のパルス優本 Tを可変にすることにより上記積分回路34の利 得を可変にして上部A、B、Cの定数を実現する ようにしてもよい。次に、このように処理を行な った場合を餌3回に従って設明する。

まず、同園のに示すように時間△T・において上 記デジタルフィルタ部3aでは入力データに対し て演算処理を行なわず、上記制御信号(HノL) のパルス編をC・△Tに設定して関力する。これ により上記櫃分削路30よりC・KノSに対応す る螺圧が出力される。次に、同図りに示すように 時間△Taにおいて上記デジタルフィルタ部3aで は5項の資籍がはされ、頻繁結果のデータが由力 されるとともに上記網額信号(HノL)のパルス

-11-

〔発明の効果〕

以上述べたように本発明によれば、額潔な機能でデジタルフィルタを陥いた高精度のD/A変数 回路を実践することができ、デジタルフィルタの 適用が容易になる。

また、実施例で示したように本発明をVTAのドラムサーボ系に適用した場合、積分回路によりドラムモータのパラツを参吸収することができる。

4. 四面の簡単な説明

第1個は本発明に係るD/A変換面路をVTRのドラムサーボ系に適用した本実施例の響跳を示すプロック図である。

- 第2図は上記D/A変数回路において、バルス

概がB・△Tに設定され出力される。これによ 上記機分額路3々より(B S + C)・ドノSに 応する関圧が関力される。最後に圏図った示す うに野闘△Taにおいて上記デジタルフィルク3 ではS[‡]項の海算がなされ、微算結果のデークが 力されるとともに、上記制御信号(F / J)の ルス線がA・△Tに設定され出力される。これ より上記機分回絡3ずの加力は(A S²÷り8ヶ ・K / S に対応した**数**使となり関射での開保終 れる。

・ このように上記制御信号(リノL)のバルス を可変にして上記 A、B、Cの定数を実現する で上記デジタルフィルタ酸 3 a での演算が減少 演算が簡単になる。また、各演算機ごとに分け テータを出力するので上記 D / A 変換器 3 c の ット数は少なくても精度等を維持することがで る。

また、よ臨務分類路3々は、商嫌利得が強端! 大きいので上記ドラムモータ4のバラツキを吸! することができる。

-12 -

1 調達緩倒器

2 ··········· A / D 変換器

3 ········ D / A 変換部

3a------ デジタルフィルタ部

3 b スイッデ

3 c------- オペアンブ

3 d 數分原的

3 e ······· D / A 変換器

∮············ ドラムモータ

5 積分器

